�ԍڂ���ьR�p���x�O���[�h������FPGA�F�}�C�N���`�b�v PolarFire FPGA
�}�C�N���`�b�v�E�e�N�m���W�[�́A�ԍڗp�d�q���i�̐M�����K�i�uAEC-Q100�v����ьR�p���x�O���[�h�̔F����擾�����uPolarFire FPGA�v�̏o�ׂ��J�n�����B�t�@���Ȃ��œ��삷�邽�߁A�V�X�e���̔M�v���e�ՂɂȂ�B
» 2021�N03��12�� 09��00�� ���J
�@�}�C�N���`�b�v�E�e�N�m���W�[��2021�N3���A�ԍڗp�d�q���i�̐M�����K�i�uAEC-Q100�v����ьR�p���x�O���[�h�̔F����擾�����uPolarFire FPGA�v�̏o�ׂ��J�n�����Ɣ��\�����B
�@�����i�́A100〜500k LE�i���W�b�N �G�������g�j�����12.7G�g�����V�[�o�[�𓋍ڂ��Ă���A�������i�Ɣ�r���ď���d�͂��ő�50���ጸ�ł���B
�@�t�@���Ȃ��ł̓����A�ꍇ�ɂ���Ă̓q�[�g�V���N�Ȃ��ł̓��삪�\�B�V�X�e���̔M�v���e�ՂɂȂ邱�Ƃ���A�v�����^�����y�ʉ��ł���B�܂��A���S�ȒʐM��Í����r�b�g�X�g���[���A�Í��������T�v���C�`�F�[�����\�Ƃ���Z�L�����e�B�@�\��������B
�@PolarFire FPGA�̗p�r�Ƃ��āA���Ђł́A�u���C���h�X�|�b�g���j�^�[��Ԑ��ύX�x���V�X�e���A�o�b�N�J�����Ƃ������ԍڌ����A��[�헪����V�X�e���Ȃǂ�������ł���B
�ԍڂ���ьR�p���x�O���[�h�����́uPolarFire FPGA�v
�@�Ȃ��A���А���FPGA��SoC��p�����v�p�̊J���c�[���uLibero�v���AAEC-Q100����ьR�p���x�O���[�h��FPGA�ɑΉ��ς݂ƂȂ��Ă���B
�ԍڐ��䂨��уZ�L�����e�B����FPGA
���e�B�X�Z�~�R���_�N�^�[�́A�ԍڐ���A�v���P�[�V��������FPGA�uMachXO3LF�v����уV�X�e���Z�L�����e�B����FPGA�uMachXO3D�v�\�����B�����i�Ƃ��ɁA�ԍڗp�r�Ɍ����ā|40�`�{125���̊g�����쉷�x�͈͂ɑΉ����Ă���B
RISC-V SoC FPGA�����J���L�b�g
Microchip Technology�́ARISC-V���̗p�������Ђ�SoC FPGA�uPolarFire�v�����́uIcicle�J���L�b�g�v�\�����B���A���^�C��OS��f�o�b�K�A�Z�L�����e�B�\�����[�V�����Ȃǂ�RISC-V�G�R�V�X�e�����i�l�b�g���[�N��]���ł���B
20nm�v���Z�X�̍q��F���������FPGA
�U�C�����N�X�́A20nm�v���Z�X��p�����q��F�����������FPGA�uKintex UltraScale XQRKU060�i�ȉ��AXQRKU060�j�v�\�����B�q������щF���A�v���P�[�V���������ɐv����Ă���A���˔\�ϐ��ɗD��A���X���[�v�b�g�ōL�ш敝�̒ʐM���\�Ƃ���B
CXL���T�|�[�g����A10nm�v���Z�X��FPGA
�C���e���́A���Ђ�10nm�v���Z�X�Z�p���x�[�X�ɂ���FPGA�t�@�~���[�uAgilex�v�̏o�ׂ��J�n�����B������FPGA�uStratix 10�v�ɔ�ׁA���\���ő�40������A����d�͂��ő�40���팸�ł���B
�J���v���b�g�t�H�[����130nm�V���[�Y��lj�
���Ńf�o�C�X���X�g���[�W�́A�J���v���b�g�t�H�[���uFFSA�v�̃��C���A�b�v�Ɂu130nm�v�V���[�Y��lj������B�����\�A�����d�͂ŊJ�������̍���FFSA��130nm�V���[�Y������������Ƃɂ��A���p�͈͂�����Ɋg�債���B
���^������FPGA�����o�C���V�X�e���ɂ����炷���_
����܂łɂȂ��C���e���W�F���g�ƂȂ��Ă��錻�݂̃��o�C���V�X�e���B�V�@�\�������邱�ƂŁA�V�X�e���̓d�͂��啝�ɏ�����\��������B���̖��ɑΏ����邽�߁ACPU��GPU�̑����FPGA�ōו������ꂽ���������s���邱�ƂŁA�V�X�e���̋@�\���œK������J���҂��������Ă���B
Copyright © ITmedia, Inc. All Rights Reserved.